Проверка правил проектирования (DRC)
Проверку на соответствие правилам проектирования можно осуществить с помощью команды Check Hierarchically (в меню Tool / DRC), или клавиши F5 на любом этапе процесса проектирования. Когда проверка выполнена DRC, нажатие клавиши ">" приведет к прокрутке и подсветке ошибок; комментарии будут выданы в окне Messages window.
Этой командой также можно проверить схемотехнический уровень. Но схемотехнические правила проектирования - это своего рода "правила этикета", которые сообщают о нестандартных ситуациях. См. Раздел 9-2-2, где приведена более подробная информация о проверке правил проектирования.

Network Consistency Checking (NCC)
Один из самых полезных инструментов анализа - это Network Consistency Checking (NCC). Он сравнивает структуру двух различных ячеек с тем, чтобы определить, являются ли они эквивалентными. (этот этап часто называется LVS: layout-versus-schematic).
Чтобы запустить NCC, отредактируйте топологическую или схемотехническую ячейку, и запустите команду Schematic and Layout Views of Cell in Current Window (в меню Tool / NCC). Эта проверка не коснется размеров транзисторов, а только соединений в схеме.
Когда схема прошла NCC на уровне соединений, включите проверку размеров транзисторов. Выберите "Check transistor sizes" на панели NCC Preferences (команда Preferences в меню File, раздел "Tools", панель "NCC").
В идеале для Electric предпочтительно чтобы один и тот же объект в виде топологи, схемы и схемного символа (icon) одинаково назывался (т.е. "nand2{sch}" и "nand2{lay}" имеют одинаковые имен). Одинаковое имя для ячейки в той же группе ячеек. (Большинство имен в Electric даются автоматически когда создаётся новый вид текущей ячейки). Если две ячейки не соответствуют одной группе, то нужна дополнительная работа чтобы сообщить NCC что нужно сравнивать. Смотрите в разделе 9-7-1 дополнительную информацию о NCC.

Моделирование (Simulation)
В Electric встроено два симулятора, и имеются интерфейсы ко многим другим симуляторам. Встроенные симуляторы это ALS и IRSIM. ALS это симулятор логического уровня и не может быть использован на уровне транзисторов. IRSIM это вентильный (gate-level) симулятор, как в нашем примере. IRSIM поставляется отдельным пакетом и не входит в базовый пакет Electric (IRSIM бесплатный (свободный) и является отдельным плагином). Смотрите подробную информацию о подключении симулятора IRSIM к Electric в разделе 1-5.
Для симуляции схемы IRSIM, нужна команда IRSIM: Simulate Current Cell (в меню Tool / Simulation (Built-in)). Окно с сигналами (waveform window) показывает этап симуляции. Для размещения окна сигналов и вашей схемы/топологии рядом используйте команду Tile Vertically (в меню Window / Adjust Position).
Экспортируемый сигнал вашего проекта автоматически добавится в окно сигналов. Для добавления внутреннего сигнала в окно сигналов выберите и используйте Add to Waveform in New Panel (в меню Edit / Selection), или просто нажмите "a". Для установки сигнала в значение "1", выберите сигнал (либо в окне сигналов либо на схеме/топологии) и используйте Set Signal High at Main Time (в меню Tool / Simulation (Built-in)), или нажмите "V". Возможно перетащить "главный"("main") курсор времени (пунктирная линия) в любую точку окна сигналов. Когда вы передвигаете курсор времени информация об уровнях отображается в окне схемы/топологии. См. раздел 9-5-1 для дополнительной информации о симуляторе IRSIM.
Помимо встроенного симулятора Electric может сгенерировать входные данные для многих популярных внешних симуляторов (смотрите Section 9-4-1). Например, для Spice симуляции, необходимо выполнить следующие шаги:
В Настройках Spice выберите требуемый симулятор Spice (Spice 3, HSpice, PSpice, SmartSpice, и т.п.)
ИСпользуйте команду Write Spice Deck...(Записать входную информацию для Spice...) (в меню Tool / Simulation (Spice)) для генерации входных Spice данных.
Run the simulation externally
Запустите внешний симулятор
ИСпользуйте команду Plot Spice Listing... (в меню Tool / Simulation (Spice)) для чтения выходной Spice информации и отображения её в окне сигналов
Смотрите Section 9-4-3 с дополнениями о Spice.