Electric VLSI руководство пользователя (версия 9.03)
Настоящий документ представляет собой версию перевода оригинального руководства пользователя САПР Electric VLSI, расположенного по ссылке http://www.staticfreesoft.com/jmanual/index.html
Содержание
1. Введение в Electric
1.1 Приветствие
1.2 Об Electric
1.3 Запуск Electric
1.4 Сборка Electric из файлов исходного кода
1.5 Плагины
1.6 Основные концепции
1.7 Дисплей
1.8 Мышь
1.9 Клавиатура
1.10 Учебный пример 1. Создание макета топологии интегральной схемы
1.10.1 Создание ячейки
1.10.2 Создание узла
1.10.3 Выделение
1.10.4 Создание дуги
1.10.5 Ограничения
1.10.6 Добавление выводов к транзистору
1.10.7 Иерархия
1.10.8 Внешние связи (Exports)
1.10.9 Последние штрихи
1.11 Учебный пример 2. Создание электрической принципиальной схемы
1.11.1 Создание ячейки
1.11.2 Создание узла
1.11.3 Выделение
1.11.4 Создание дуги
1.11.5 Многовходовые элементы и инверсия
1.11.6 Ограничения
1.11.7 Иерархия и значки
1.11.8 Последние штрихи
1.12 Схема и макет
1.12.1 Введение
1.12.2 Ввод схемы
1.12.3 Макет
1.12.4 Иерархическое проектирование
1.12.5 Анализ
2. Основы редактирования
2.1 Выделение (выбор)
2.1.1 Выбор дуг и узлов
2.1.2 Виды выбора
2.1.3 Необычный выбор: области и текст
2.1.4 Управляемое выделение
2.1.5 Простой и жесткий выбор
2.2 Создание схемы
2.2.1 Создание узла
2.2.2 Создание дуги
2.2.3 Особые случаи
2.3 Удаление схемы
2.4 Внесение изменений в схему
2.4.1 Перемещение
2.4.2 Другие изменения
2.5 Изменение размеров
2.5.1 Размер узла
2.5.2 Размер дуги
2.6 Изменение положения
Иерархия
3-1: Ячейки
3-2: Создание и удаление ячейки
3-3: Создание экземпляров (instances)
3-4: Исследование экземпляров ячеек
3-5: Перемещение вверх и вниз по иерархии
3-6-1: Создание экспорта
3-6-2: Информация об экспорте
3-6-3: Удаление и перемещение экспорта
3-7-1: Списки ячейки
3-7-2: Построение графа ячейки
3-7-3: Свойства ячейки
3-8: Реконструкция иерархии ячейки
3-9-1: Введение в библиотеки
3-9-2: Чтение библиотек
3-9-3: Запись библиотек
3-9-4: Стандартные библиотеки ячейки
3-10: Копирование ячеек между библиотеками
3-11-1: Установка представления ячейки
3-11-2: Переключение между представлениями ячейки
3-11-3: Создание и удаление представлений
3-11-4: Автоматическая генерация значка
Дисплей
4-1: Панель инструментов
4-2: Окно сообщений
4-3: Создание и удаление окон редактирования
4-4-1: Изменение масштаба
4-4-2: Панорамирование
4-4-3: Фокус
4-5-1: Меню компонентов
4-5-2: Проводник ячеек
4-5-3: Видимость слоев
4-6-1: Цветовая модель
4-6-2: Редактирование цветов и текстур
4-7-1: Рисование сетки
4-7-2: Выравнивание по сетке
4-7-3: Выравнивание по объектам
4-7-4: Измерение
4-8: Печать
4-9: Текстовое окно
4-10-1: Введение в 3D
4-10-2: Предпочтения
4-10-3: Поведение и анимация
4-11: Окно сигналов
Дуги
5-1: Введение в дуги
5-2-1: Дуги Rigid и Fixed-Angle
5-2-2: Дуги Slidable
5-2-3: Ограниченное распространение
5-3: Установка ограничений
5-4-1: Направленность
5-4-2: Инверсия
5-4-3: Краевое удлинение
5-4-4: Именование
5-4-5: Искривление
5-5: Свойства дуг по умолчанию
Усовершенствованное редактирование
6-1: Создание копий
6-2: Создание параметров по умолчанию
6-3: Предпочтения
6-4: Создание массивов
6-5: Распространение схемы
6-6: Замена схемы
6-7: Управление отменой
6-8-1: Понимание текста
6-8-2: Выбор текста
6-8-3: Изменение текста
6-8-4: Значения по умолчанию текста
6-8-5: Параметры ячейки
6-9-1: Введение в цепей
6-9-2: Именование цепей
6-9-3: Именование шины
6-9-4: Питание и земля
6-9-5: Глобальные цепи
6-10-1: Введение в схемы
6-10-2: Управление схемами
6-10-3: Special Outline Generation
6-11: Интерпретируемые языки
6-12: Управление проектами
6-13: Управление версиями CVS
6-14: Чрезвычайные ситуации
Технологии
7-1-1: Технологии
7-1-2: Управление технологиями
7-2-1: Масштаб
7-2-2: Единицы
7-3-1: Управление вводом-выводом
7-3-2: Управление CIF
7-3-3: Управление GDS
7-3-4: Управление EDIF
7-3-5: Управление DEF
7-3-6: Управление CDL
7-3-7: Управление DXF
7-3-8: Управление SUE
7-3-9: Управление Gerber
7-3-10: Управление SVG
7-4-1: Введение в MOS технологию
7-4-2: Технология MOSIS CMOS
7-5-1: Введение в Schematics
7-5-2: Многостраничные схемы и фреймы
7-6-1: Технология Artwork
7-6-2: Технология FPGA
7-6-3: Универсальная технология
Создание новых технологий
8-1: Редактирование технологии
8-2: Преобразование между технологиями и библиотеками
8-3: Иерархии технологических библиотек
8-4: Элементы - слои
8-5: Элементы - дуги
8-6: Элементы - узлы
8-7: Разная информация
8-8: Как изменения технологии влияют на существующие библиотеки
8-9: Примеры использования
8-10: Формат XML-файла технологии
8-11: Мастер создания технологии
Инструментальные средства
9-1: Введение в инструменты
9-2-1: Введение в DRC
9-2-2: Предпочтения DRC
9-2-3: Правила проекта - Design Rules
9-2-4: Правила покрытия - Coverage Rules
9-2-5: Правила проекта (Design Rules)
9-3-1: Well and Substrate Checking
9-3-2: Antenna Rule Checking
9-4-1: Введение в моделирование
9-4-2: Verilog
9-4-3: Spice
9-4-4: Специальные узлы Spice и Verilog
9-4-5: FastHenry
9-5-1: IRSIM
9-5-2: ALS
9-5-3: ALS концепции
9-5-4: ALS логические элементы
9-5-5: ALS функции
9-5-6: ALS модели
9-6-1: Введение в трассировку
9-6-2: Auto Stitching
9-6-3: Mimic Stitching
9-6-4: Maze Routing
9-6-5: River Routing
9-6-6: Sea-of-Gates Routing
9-7-1: Введение в NCC
9-7-2: Команды
9-7-3: Предпочтения
9-7-4: Аннотации
9-7-5: Графический интерфейс (GUI)
9-8-1: Pad Frame Generation
9-8-2: Другие Генераторы
9-9: Logical Effort
9-10-1: Parasitic Extraction
9-10-2: Извлечение узла
9-11: Уплотнение
9-12: Кремниевый компилятор
9-13: Размещение
JELIB и DELIB форматы
10-1: Введение
10-2-1: Заголовок, виды, инструменты
10-2-2: Внешние ссылки
10-2-3: Технологии
10-3-1: Элементы
10-3-2: Экземпляры узлов
10-3-3: Экземпляры дуг
10-3-4: Exports
10-4-1: Переменные
10-4-2: Текстовые дескрипторы
10-4-3: Пример